SOT
製品の紹介
Small Outline Transistorの略語、小外形トランジスタパッチパッケージは、表面実装型パッケージの1つであり、一般的にピンが8個以下の小外形トランジスタと集積回路である。 製品の特徴
製品の特徴
SOPに対して、SOTは8脚以下のデバイスのパッチパッケージ形式であり、サイズは小さい。
応用
SOTは最も成熟した業界標準パッケージの一つであり、ホールセンサ、低圧MOSFET管、電源管理チップ、リチウム電子保護チップなどの製品に応用されている。
工芸の特徴
JEDEC規格を参照するか、達成してください。
異なる顧客ニーズに対応するために、リードフレーム設計とマルチ仕様パッドサイズをカスタマイズします。
グリーン製造、無鉛工。
信頼性テスト基準
試験基準は77サンプルセル中のゼロ欠陥である
JEDEC前提条件：J-STD-20/JESD 22-A 113
温度/湿度試験：85°C/85%相対湿度、JEDEC 22-A 101
高圧炉試験：121°C/100%相対湿度/15 PSIG、JEDEC 22-A 102
温度サイクル試験：-65 ~ 150℃、JEDEC 22-A 104
高温保存試験：150°C、JEDEC 22-A 103
高加速応力試験：130°C/85% 相対湿度/33.5 PSIA、JEDEC 22-A 110/A 118
| 序号 | 外型 | 脚数 | 塑封体长 (D)mm | 塑封体宽 (E)mm | 塑封体厚 (A2)mm | 产品总宽 (E1)mm | 脚间距 (e)mm | 脚宽 ( b)mm | 脚长 ( L)mm | 站高 (A1)mm | 最大基岛 尺寸mil | 最大基岛 尺寸um | 框架厚度 mm | 框架 排列 | 默认 包装方式 |
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 1 | SOT23-3L(14R) | 3L | 2.92±0.1 | 1.60±0.1 | 1.10±0.1 | 2.80±0.2 | 0.95 | 0.33-0.50 | 0.35-0.60 | 0-0.15 | 51×72 | 1300×2530 | 0.152 | 14×48 | 编带 |
| 2 | SOT23-3L(Flat PIN) | 3L | 2.92±0.1 | 1.60±0.1 | 1.10±0.1 | 3.95±0.05 | 0.95 | 0.33-0.50 | 51×72 | 1300×2530 | 0.152 | 14×48 | 编带 | ||
| 3 | SOT23-5L(14R) | 5L | 2.92±0.1 | 1.60±0.1 | 1.10±0.1 | 2.80±0.2 | 0.95 | 0.33-0.50 | 0.35-0.60 | 0-0.15 | 53×72 | 1350×1820 | 0.152 | 14×48 | 编带 |
| 4 | SOT23-5L(Flat PIN) | 5L | 2.92±0.1 | 1.60±0.1 | 1.10±0.1 | 3.95±0.05 | 0.95 | 0.33-0.50 | 53×72 | 1350×1820 | 0.152 | 14×48 | 编带 | ||
| 5 | SOT23-6L(14R) | 6L | 2.92±0.1 | 1.60±0.1 | 1.10±0.1 | 2.80±0.2 | 0.95 | 0.33-0.50 | 0.35-0.60 | 0-0.15 | 42×72 | 1066×1828 | 0.152 | 14×48 | 编带 |
| 6 | SOT23-6L(Flat PIN) | 6L | 2.92±0.1 | 1.60±0.1 | 1.10±0.1 | 3.95±0.05 | 0.95 | 0.33-0.50 | 42×72 | 1066×1828 | 0.152 | 14×48 | 编带 |
