TO
产品介绍
Transistor Outline package的缩写，即晶体管外形封装，是一种直插式的封装形式。
产品特点
通常，晶体管外形TO是直插式封装设计。近年来表面贴装市场需求量增大，TO封装也有一些进展到表面贴装式封装设计。
应用
TO是最成熟的行业标准封装之一，应用于磁感应芯片、小家电、马达驱动等产品。
工艺特点
参考或达到JEDEC标准
定制化设计引线框架设计和多规格焊盘尺寸，以满足不同客户需求
绿色制造、无铅工艺
可靠性测试标准
测试标准是77个采样单元中的零缺陷
JEDEC前提条件：J-STD-20/JESD22-A113
温度/湿度测试：85°C/85%相对湿度，JEDEC 22-A101
高压炉测试：121°C/100%相对湿度/15 PSIG，JEDEC 22-A102
温度循环试验：-65~150摄氏度，JEDEC22-A104
高温贮存试验：150°C，JEDEC 22-A103
高加速应力试验：130°C/85%相对湿度/33.5 PSIA，JEDEC 22-A110/A118
| 序号 | 外型 | 脚数 | 塑封体长 (D)mm | 塑封体宽 (E)mm | 塑封体厚 (A2)mm | 产品总宽 (E1)mm | 脚间距 (e)mm | 脚宽 ( b)mm | 脚长 ( L)mm | 站高 (A1)mm | 最大基岛 尺寸mil | 最大基岛 尺寸um | 框架厚度 mm | 框架 排列 | 默认 包装方式 |
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 1 | TO92-3L | 3L | 4.10±0.1 | 4.70±0.1 | 1.57±0.1 | 1.27 | 0.40-0.57 | 13.00±0.5 | 129×92 | 3280×2340 | 0.38 | 1×50 | 静电袋 | ||
| 2 | TO92S | 3L | 4.0±0.1 | 3.2±0.1 | 1.55±0.1 | 1.27 | 0.35-0.56 | 14.5±0.5 | 62×82 | 1574×2091 | 0.38 | 1×50 | 静电袋 | ||
| 3 | TO94L | 4L | 5.22±0.1 | 3.65±0.1 | 1.56±0.1 | 1.27 | 0.40-0.57 | 14.5±0.5 | 152×81 | 3861×2065 | 0.38 | 1×40 | 静电袋 |
